台积电2纳米制程迈入试产阶段：苹果锁定首批产能，iPhone 17或将首发搭载

7月15日消息，台积电先进的2纳米制程技术已进入关键时刻，据悉于本周正式启动试生产阶段。此番举动标志着半导体制造工艺的重大飞跃，其中，苹果公司凭借其行业影响力与台积电的长期合作关系，预期将率先获得这一尖端制程的首批产能。

台积电 2nm 制程芯片测试、生产与零组件等设备已在二季度初期入厂装机，本周将在新竹宝山新建晶圆厂进行 2nm 制程试产，并计划 2025 年量产，消息称预计由 iPhone 17 系列搭载。

注：iPhone 15 Pro 搭载采用台积电 3nm 工艺（N3B）制造的 A17 Pro 芯片；M4 iPad Pro 采用了下一代 3nm 技术（N3E）。消息称台积电 2nm 性能将比 3nm 提升 10～15%，功耗最高降低 30%。

此外，苹果 M5 芯片规划 2025 年跟进 SoIC（系统整合芯片）封装并量产，SoIC 技术是将多个不同功能芯片垂直堆叠，形成紧密的三维结构。

半导体业内人士表示，随着 SoC（系统单芯片）越来越大，未来 12 寸晶圆可能只能摆放一颗芯片，这对于晶圆代工厂良率及产能均是极大挑战。因此台积电加速研发 SoIC，希望通过立体堆叠芯片技术，满足芯片所需晶体管数量等要求。

供应链透露，相对于 AI 芯片，苹果芯片的 SoIC 制作相对容易，台积电目前 SoIC 月产能约 4 千片，明年将至少扩大一倍。

台积电委外新纪元：CoW封装工艺由矽品突破性承接订单

8月6日消息，台积电宣布其CoWoS先进封装技术中的关键CoW步骤代工订单首次外放，矽品成功夺得这一合作机会。矽品计划于中科园区内增设相关生产线，投资力度大，预计到2025年第二季度完成机台安装，随后第三季度将实现产能显著提升，此番合作无疑将加深双方在半导体高端制造领域的协同效应。

报道提到，本次具体委托的工艺来自 CoWoS-S，即使用高性能高成本硅中介层（Si Interposer）的 CoWoS。

台积电 CoWoS 先进封装可大致分为 CoW 和 WoS 两步骤，前者结合芯片与中介层，而后者则负责将中介层同基板封装到一起。其中 CoW 更为复杂、利润也更为丰厚；WoS 较为简单、利润较低。

台积电此前已将部分 WoS 工序委托给 OSAT 企业，以提升 CoWoS 整体产能；此次将委外扩展到 CoW 阶段，也是受 CoWoS 持续供不应求的影响。

至于承接 CoW 代工的矽品，本身已与英伟达、AMD 在先进封装领域展开合作，不仅能提供类台积电 CoWoS-S 的封装服务，甚至在面积更大、更为复杂的 CoWoS-L 上也具有技术实力。

除矽品外，日月光、Amkor 安靠两家封测巨头也具备承接台积电 CoWoS 委外订单的能力。

台积电创新突破：“方”代“圆”FOPLP封装技术，专业团队领航半导体未来

7月16日消息，半导体巨头台积电近日宣布了一项重要进展，即已成立专项小组，致力于开发革命性的扇出型面板级封装技术（FOPLP）。这项创新旨在打破传统，用“方形”设计理念取代以往的“圆形”晶圆封装模式，引领行业迈向更高集成度与效能的新纪元。

台积电于 2016 年着手开发名为 InFO（整合扇出型封装）的 FOWLP（扇出型晶圆级封装）技术，用于 iPhone 7 系列手机的 A10 芯片上，之后封测厂积极推广 FOWLP 方案，希望用更低的生产成本吸引客户。

只是现阶段 FOWLP 封装方案在技术方面没有太大的突破，在终端应用方面依然停留在 PMIC（电源管理 IC）等成熟工艺产品上。

而最新消息称台积电这次组建了专业的研发团队，计划研发长 515 毫米、宽 510 毫米的矩形半导体基板，将先进封装技术从 wafer level（晶圆级）转换到 panel level（面板级）。

台积电发展的 FOPLP 可视为矩形的 InFO，具备低单位成本及大尺寸封装的优势，在技术上可进一步整合台积 3D fabric 平台上其他技术，发展出 2.5D / 3D 等先进封装，以提供高端产品应用服务。

台积电的 FOPLP 可以想象成矩形的 CoWoS，目前产品锁定 AI GPU 领域，主要客户是英伟达，如果该项目推进顺利，最早会在 2026-2027 年亮相。